セットアソシアティブ方式のキャッシュメモリを含めたメモリシステムの平均メモリアクセス時間を短縮するために行う対策のうち、ライト時のミスペナルティを増加させるものはどれか。
ア |
ウェイ数を増加させる。 |
イ |
エントリ数を増やす。 |
ウ |
仮想アドレス変換時間をなくす。 |
エ |
ブロックサイズを大きくする。 |
答え エ
【解説】
ア |
ウェイ数(連想度)を増加させるとミスペナルティは減ります。 |
イ |
エントリ数を増やすとミスペナルティが減ります。 |
ウ |
仮想アドレスから実アクセスへの変換は仮想メモリで行われる処理です。 |
エ |
ブロックサイズを拡大すると、空間的局所性によるミスは低下しますが、ミスペナルティが増加します。 |
【キーワード】
・セットアソシアティブ方式
【キーワードの解説】
- セットアソシアティブ方式(set associative)
主記憶のあるブロックをキャッシュメモリの複数の特定ブロックを対応付ける方式で、キャッシュヒット率が高い特徴があります。
もっと、「セットアソシアティブ方式」について調べてみよう。
戻る
一覧へ
次へ
|